（原标题：CXL的推崇：尚未纯属）
要是您但愿不错每每碰面，宽贷标星储藏哦~
开端：内容 编译自 eejournal 。
频年来，CXL正在成为环球的焦点。
事实上，在拓荒 CXL 尺度、基于该尺度坐褥早期策画机硬件（内存模块和内存奇迹器）以及从该硬件得回一些性能数据方面如实取得了长足的逾越。从性能数据中，面前不错细目哪些讹诈法子最相宜使用基于 CXL 的内存子系统，哪些不相宜。
内存众人Jim Handy在一个共享中详尽了 CXL 的近况。他领先指出，就像七个盲东说念主摸象一样，CXL 凭借其在各个更动版块中新增的功能，领有了丰富的功能。CXL 可用于：
保执多种惩处器类型 (xPU) 之间的内存一致性。
摒除数据中心内各个 CPU 中的闲置内存。
彭胀可聚首到单个 CPU 的内存量。
增多 CPU、奇迹器或机架的内存带宽。
复古执久内存。
荫藏 DDR4、DDR5 和 DDR6 SDRAM 库之间的操作相反。
在 xPU 之间传递音尘。
把柄讹诈法子的不同，其中一些功能将比其他功能更用功，正如 Handy 通过来自可能使用 CXL 内存的不同系统 OEM 的回答所阐述的那样：
Google：闲置内存并不消功，因为 Google 的杜撰机格外小，不错搪塞高效地装入 CPU 内存中。
IBM 和佐治亚理工学院：DDR 不是一个好的谜底，因为多惩处器 CPU 在 DDR 通说念上列队的恶果低于与 CXL 内存通讯的恶果。
AI 提供商：咱们需要 GPU 上浩大的内存和 HBM 存储的快速加载。
超大鸿沟：咱们想要“纵情到纵情”的 xPU 聚首。
PC OEM：CXL 并非立即可用。
Handy 还指出，CXL 是一个相对较新的尺度。CXL 定约于 2019 年发布了 CXL 1.0 和 CXL 1.1。CXL 2.0 于 2020 年底发布，它增多了 CXL 交换的想法，以复古数据中心计架内的多个主机 xPU。CXL 3.0、3.1 和 3.2 增多了多项功能，包括多个交换机层，以复古跨机架通说念的聚首，预测将于 2022 年至 2024 年间发布。
CXL 定约系统和软件使命组归拢主席Mahesh Natu展示了一张图表，阐述了多年来 CXL 的隐蔽范围怎样从单个 CPU 系统彭胀到机架，再彭胀到机架通说念：
多年来，CXL 的隐蔽范围已从单个 CPU 系统彭胀到机架，再到机架通说念
在演示流程中，Natu 展示了常见的内归档次结构图，展示了奇迹器上以及聚首到奇迹器系统收罗结构的 CXL 内存怎样融入档次结构：
CXL 内存位于奇迹器主内存（面前频繁为 SDRAM）和存储建造（闪存 SSD 或 HDD）之间
然而我以为这幅图并弗成展现全貌。这些金字塔代表了奇迹器中单个 CPU 的内归档次结构。然而，越来越昭着的是，CXL 仅在多奇迹器环境中才非凡念念真义。因此，多维内归档次结构可能如下所示：
光纤聚首 CXL 内存位于奇迹器主内存（频繁为土产货聚首的 SDRAM）和闪存 SSD 或 HDD 存储之间，但跨越 CXL 收罗中的所有奇迹器
昭着，CXL 的主见客户是数据中心级的大型系统。因此，PC OEM 对此酷爱不大也就不及为奇了，就像他们对数据中心架构日益用功的 800Gbps 以太网端口并不终点感酷爱一样。
基于上述系统拓荒东说念主员的不同酷爱以及现时操作系统对 CXL 内存子系统的复古相对缺少，Handy 预测 CXL 内存子系统的销售要到 2027 年才会运行升起。以下是他在 SNIA 收罗辩论会时代展示的图表：
Jim Handy预测，除非有复古 CXL 功能的软件出现，不然基于 CXL 的内存销量不会大幅增长。他揣摸这要到 2027 年能力已矣
管 CXL 硬件尚不纯属，开户平台且面前缺少复古其宽敞功能的软件，但已有一些阐述运行展现 CXL 在大型系统中的上风。
MART 模块化工夫高档家具营销司理Torry Steele的演讲部分提供了一些观点。他的第一个主题是胜仗比较 DDR 内存与 CXL 内存的延长和带宽。DDR 内存适度器与胜仗聚首的 DDR SDRAM 之间的延长约为 100 纳秒。CPU 片上 CXL 内存适度器与使用 PCIe gen5 左券的 CXL 内存板或模块之间的延长约为 170 到 210 纳秒，大要是不雅察到的 DDR 延长的两倍。要是插入一个 CXL 交换机，延长将变为 270 到 510 纳秒。昭着，使用 CXL 内存会增多内存延长。
从带宽角度来看，DDR5-6400 SDRAM DIMM 的传输速率约为 51.2 GB/秒，而通过 16 通说念 PCIe Gen5 聚首聚首到 CPU 片上 CXL 内存适度器的 CXL 内存板的传输速率为 64 GB/秒。因此，这两种聚首系统具有可比性，但 CXL 聚首所需的 CPU 引脚数要少一个数目级，因此在引脚数交流的情况下，以 CXL 为中心的 CPU 不错瞎想比 DDR 端口多得多的 CXL 端口，从而已矣更优的内存带宽，并胜仗复古更大的内存子系统，但这通常所以延长为代价的。有些讹诈法子对延长敏锐，而有些讹诈法子对延长不太敏锐，仅仅需要更高的内存带宽。
好意思光公司和 AMD 进行了测试，并发表了题为“ CXL 内存彭胀：长远了解现实平台”的白皮书，甩手标明基于 CXL 的内存子系统可提供权臣的性能上风，具体取决于讹诈法子。在受内存容量扫尾的系统上使用 TPC-H 基准进行的 Microsoft SQL 数据库测试中，使用 CXL 彭胀系统内存容量可将 SSD I/O 分页减少 44% 至 88%，并使讹诈法子性能晋升 23%。在触及 Apache Spark（一种专为大鸿沟数据惩处而瞎想的开源分析引擎，运行监督式机器学习算法 SVM）的机器学习测试中，CXL 内存使性能提高了一倍以上。当讹诈法子的 20% 的内存存储映射到 CXL 内存时，CloverLeaf HPC（高性能策画）讹诈法子的性能提高了 17%。在该讹诈法子中，与土产货聚首的 DRAM 比较，CXL 内存为讹诈法子提供的内存带宽增多了 33%。
总体而言，基于 CXL 尺度的内存子系统现已过问坐褥。测试标明，CXL 内存子系统在某些讹诈中大要带来切实的效益。某些系统拓荒商（举例数据中心超大鸿沟企业）对 CXL 内存子系统的酷爱会比其他拓荒商更大。临了，CXL 至少还需要一两年的时辰能力纯属，成为大要在数据中心正常讹诈的家具。
https://www.eejournal.com/article/a-cxl-progress-report-the-elephant-is-learning-to-dance/
半导体极品公众号推选
专注半导体鸿沟更多原创内容
柔柔全球半导体产业动向与趋势
*免责声明：本文由作家原创。著作内容系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或复古，要是有任何异议，宽贷相干半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第4047期内容，宽贷柔柔。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
心爱咱们的内容就点“在看”共享给小伙伴哦